高速混合信號設計中的比較器傳播延遲
當我很久以前作為一名學生開始我的電子學深度之旅時，我想知道如何在日常電子設備中構建如此多有趣和重要的功能。輸入信號和電壓在我的頭腦中是新鮮的，我更擔心電源而不是反相輸入。直到后來我開始完全理解運算放大器的多功能性以及它們如何用于構建比較器。
比較器是PCB設計中的重要組件，沒有得到應有的重視。雖然它們采用IC封裝，但也可以通過放大器構建各種比較器，這些電路中的傳播延遲在高速設計中非常重要，了解不同的PCB設計問題如何影響比較器傳播延遲非常重要。
比較器與運算放大器
比較器背后的基本思想是確定輸入偏移電壓是高于還是低于參考電壓。當參考電壓保持在恒定的DC電平時，比較器可以用作一種模數轉換器。當輸入模擬信號上升到閾值電壓以上時，比較器輸出HIGH。
比較器實際上與運算放大器有關。簡單的比較器可以通過采用開環配置的運算放大器構建。開環將放大器的整體增益推至無窮大。這使輸出在“高”狀態下快速飽和，從而允許將AC信號轉換為方波。非線性飽和也有助于抑制比較器輸入端的電壓波動。
就像任何基于晶體管的邏輯器件一樣，存在與輸出信號的上升時間相關的一些傳播延遲（不要與傳輸延遲相混淆）。除非按照嚴格的規格制造比較器，否則制造商不會對傳播延遲值提供嚴格的規范。流行的比較器IC將提供平均輸出值和變化范圍，可以從平均值大到30％。
PCB上的SMD元件
盡管存在自然電壓波動抑制，但與IC的其他標準化參數相比，大多數比較器的傳播延遲范圍很大。運算放大器比較器的長上升時間將輸入上模擬信號的頻率上限設置為大約低MHz范圍。但是，不基于無限增益放大的新型比較器可以在100 MHz以上的頻率下正常工作。
這些較新的比較器沒有運算放大器中的內部米勒電容，由于比較器輸入端的等效RC時間常數較低，因此可確保上升時間非常快。缺乏固有補償會使比較器具有寬輸入帶寬。這也轉化為減少的傳播延遲，使得這些比較器優于基于放大器的比較器，在更高速度和更高頻率的電路中。
影響比較器傳播延遲的PCB設計因素：
影響比較器傳播延遲的主要因素是輸出電容和雜散電容。輸出端的電阻負載也會影響比較器的開關速度。優化這些參數允許設計人員選擇傳播延遲和抗噪聲之間的佳權衡。
寄生電容已經在高速PCB中產生信號問題，但它在比較器中產生了更多問題。從制造商到制造商，比較器的輸出負載已經趨于不一致。任何影響比較器輸出的寄生電容都會改變上升和下降時間，從而改變傳播延遲。通常，傳播延遲與輸出電容線性相關; 增加的電容會增加傳播延遲。
因此，應采取措施減少高速PCB中使用的比較器附近的雜散電容。一些選項包括減小比較器引腳的焊盤尺寸，使用串聯電容來補償異常高的電容，并遵守重要的走線間距規則。
PCB上的黑色電容器
使用連接到正電源電壓的上拉電阻可以輕松修改比較器的輸出，此功能允許設計人員將比較器與各種邏輯系列連接，通過使用較小的上拉電阻可以改善傳播延遲。較小的上拉電阻也可提高抗噪性，但也會增加電流和功耗。
降低噪音敏感度
所有比較器都具有稱為滯后的質量。如果您查看輸出電壓與輸入電壓的關系圖，則數據點跟蹤的曲線不會遵循相同的曲線。當輸入電壓從零增加時，輸出電壓飽和。隨著輸入電壓現在從飽和點降低，輸出電壓以不同的速率去飽和，輸入電壓的這種上下循環產生滯后回路。
雖然滯后通常在電子元件中被認為是不合需要的，但它實際上對于比較器電路中的噪聲抑制是有用的，正反饋通常用于基于放大器的比較器，以提供驅動它們達到飽和所需的高增益。正反饋環路增加了磁滯回線的大小，從而實現更好的噪聲抑制。
環測威專業解決產品電磁兼容測試問題，提供emc設計指導，提供電磁兼容全套整改方案，詳情咨詢工程師！
認證電話：4008-77-283
閱讀本文的人還閱讀了：
